, Procédé effectué pour caractériser l'implantation P-de la JTE

P. Implantation,

. Recuit, durée : 200 min, température : 1150°C Recuit, durée : 150 min, température : 1070°C Retrait de l'oxyde Procédé effectué pour caractériser l'implantation P sous la gâchette

, Oxydation de 55nm

, Implantation P, dopant : bore, dose : 1.10 14 cm-2 , énergie : 50KeV Recuit, durée : 200 min, température : 1150°C Recuit, durée : 150 min, température : 1070°C Retrait de l'oxyde Procédé effectué pour caractériser l'implantation P + de l'émetteur et du collecteur (Xp + et Csp + ) Oxydation de, p.55

P. Implantation and D. , bore, dose : 1.10 16 cm-2 , énergie : 50KeV Recuit, durée : 200 min, température : 1150°C Recuit, durée : 150 min, température : 1070°C Retrait de l'oxyde Procédé effectué pour caractériser l'implantation N + de la gâchette dans du P (Xn + et Csn + )

, Oxydation de 55nm

N. Implantation and D. , arsenic, dose : 1.10 16 cm-2 , énergie : 100KeV Recuit, durée : 150 min, température : 1070°C Retrait de l'oxyde Procédé effectué pour caractériser l'implantation N + de l'émetteur et du collecteur (Xn + et Csn + )

, Oxydation de 55nm

, Implantation N1 + , dopant : phosphore, dose : 1.10 16 cm-2 , énergie : 50KeV Recuit, durée : 1440 min, vol.température, p.1070

, énergie : 50KeV Recuit, durée : 15 min, température : 1020°C Retrait de l'oxyde Procédé effectué pour caractériser l'implantation P + de la gâchette dans du N (Xp + et Csp + )

, Oxydation de 55nm

P. Implantation and D. , bore, dose : 1.10 16 cm-2 , énergie : 50KeV Recuit, durée : 15 min, température : 1020°C Retrait de l'oxyde Procédé effectué pour caractériser l'implantation N + de l'émetteur et du collecteur (Xn + et Csn + )

, Oxydation de 55nm

, Implantation N1 + , dopant : phosphore, dose : 1.10 16 cm-2 , énergie : 50KeV Recuit, durée : 2040 min, vol.température, p.1070

, énergie : 50KeV Recuit, durée : 15 min, température : 1020°C Retrait de l'oxyde Procédé effectué pour caractériser l'implantation P + de la gâchette dans du N (Xp + et Csp + )

, Oxydation de 55nm

P. Implantation, dopant : bore, dose : 1.10 16 cm-2 , énergie : 50KeV Recuit, durée : 15 min, température : 1020°C Retrait de l'oxyde ? Résultats : Les échantillons ainsi obtenus ont fait l'objet d'analyse SIMS (Centre de MicroCaractérisation Raimond Castaing-Toulouse). Les résultats sont donnés figure

B. J. Baliga, Power Semiconductor Devices, 1995.

L. Théolier, C. Benboujema, A. Schellmanns, N. Batut, Y. Raingeaud et al., BJT application expansion by insertion of superjunction, 22nd International Symposium on Power Semiconductor Devices & IC's (ISPSD), pp.157-160, 2010.

. Moll, PNPN transistor switches, Proc IRE, vol.44, pp.1174-1182, 1956.

D. Bisson and R. F. Dyer, a silicon controlled rectifier-I, characteristics and ratings, Trans AIEE (communication and electronics), vol.78, pp.102-106, 1959.

F. E. Gentry, R. Scace, and J. K. Flowers, Bidirectional Triode P-N-P-N Switches, Proc. Of the IEEE, pp.355-369, 1964.

R. Perret, Interrupteurs électroniques de puissance, 2003.

L. V. Phung, Modeling of a new SOI bibirectinal bipolar junction transistor for low-loss household00 appliances, IEEE transactions on electron devices, vol.58, issue.4, 2011.

J. Quoirin, Interrupteur de puissance bidirectionnel commandable à la fermeture et à l'ouverture, 2009.

A. W. Ludikhuize, A review of RESURF technology, Power Semiconductor Devices and ICs, The 12th International Symposium on, pp.11-18, 2000.

H. Kondo and Y. Yukimoto, A new bipolar transistor-GAT, Electron Devices, IEEE Transactions on, vol.27, pp.373-379, 1980.

L. V. Phung, Etude de structures d'interrupteurs intégrables bidirectionnels en tension et en courant: le transistor bipolaire symétrique, 2010.

F. Ihuel, Etude et réalisation d'un interrupteur de puissance monolithique bidirectionnel sur substrat SOI, 2012.

M. N. Darwish and M. A. Shibib, Lateral MOS-Gated Power Devices-A unified view, IEEE transactions on Electron Devices, vol.38, issue.7, 1991.

J. D. Plummer and B. W. Scharf, Insulated gate planar thyristors: I-Structure and Basic Operation, IEEE Transactions on Electron Devices, issue.2, 1980.

M. Mehrotra and B. J. Baliga, Reverse blocking lateral MOS-gated switches for AC power control applications, Solid-State Electronics, vol.42, issue.4, pp.573-579, 1998.

M. Mehrotra and B. J. Baliga, A Planar MOS-Gated AC Switch Structure, IEEE IEDM 1995, pp.349-352

J. S. Ajit, R. Dutta, and D. Kinzer, Insulated Gate Triac: Device peration and Applications, Power Electronics Specialists Conference, pp.1180-1185, 1998.

Y. Bai and A. Q. Huang, Comprehensive investigations of high voltage non-punchthrough double gate injection enhanced gate transistor, Solid-Slate Electronics, vol.44, pp.1783-1787, 2000.

H. Tahir, Conception et réalisation de structures IGBTs bidirectionnelles en courant et en tension, 2011.

A. Bourennane, « Etude et conception de structures bidirectionnelles en courant et en tension commandées par MOS, 2004.

A. E. Khadiry, « Architectures de cellules de commutation monolithiques intégrables sur semiconducteurs "bi-puce" et "mono-puce" pour convertisseurs de puissance compacts, 2014.

, Sentaurus Structure Editor User Guide, vol.12, 2013.

, Sentaurus Device User Guide, 2013.

. Tecplot-sv-user-guide, , 2013.

, Inspect User Guide, 2013.

O. Causse, P. Austin, J. Sanchez, G. Bonnet, and E. Scheid, Achievement of a new peripheral planar structure supporting a symmetrical blocking voltage, 9 th European Conference on Power Electronics and Applications, vol.27, 2001.

M. Mehrotra and B. J. Baliga, A planar MOS-Gated AC Switch Structure, IEEE IEDM, pp.349-350, 1995.
DOI : 10.1109/iedm.1995.499212

H. Ruthing, F. Hille, F. Niedernostheide, H. Schulze, and E. B. Brunner, « 600 V Reverse Conducting (RC-)IGBT for Drives Applications in Ultra-Thin Wafer Technology, 19th International Symposium on Power Semiconductor Devices and IC's, p.8992, 2007.

H. Takahashi, A. Yamamoto, S. Aono, and E. T. Minato, The 16th International Symposium on Power Semiconductor Devices and ICs, p.133136, 2004.

A. E. Khadiry, F. Richardeau, A. Bourennane, D. Zhifeng, and M. Breil, « Multi-switch Si-chip structures and on-substrate packaging techniques for improving the electrical performance of power modules, 2013 15th European Conference on Power Electronics and Applications (EPE), pp.1-7, 2013.

H. Rizk, H. Tahir, A. Bourennane, J. Laur, M. Breil et al., A vertical bidirectional bipolar power switch (BipAC) for AC mains applications, European Conference on Power Electronics and Applications EPE'14, 2014.

B. J. Baliga, Power Semiconductor Devices, 1996.

P. Leturq, Tenue en tension des semi-conducteurs de puissance

S. Lefebvre and F. Miserey, « composants à semi-conducteur pour l'électronique de puissance, 2004.

J. Arnould and P. Merle, Dispositifs de l'électronique de puissance, vol.2

J. Sanchez, E. Scheid, P. Austin, M. Breil, H. Carriere et al., Realization of vertical P/sup+/walls through-wafer for bi-directional current and voltage power integrated devices, Power Semiconductor Devices and IC's, 2003. Proceedings. ISPSD'03, pp.195-198, 2003.

E. Imbernon, Etude et optimisation d'une filière technologique flexible adaptée au mode d'intégration fonctionnelle, 2002.

B. J. Baliga, Power Semiconductor Devices, 1995.