, Puis nous séparerons les résultats en présentant les performances des deux core-chips single-ended en premier lieu pour finir sur les trois circuits différentiels. Enfin nous conclurons par l'analyse de ces résultats et d'une brève comparaison entre single, Dans ce chapitre nous allons présenter les résultats de mesures des 5 différents circuits fabriqués
, Environnement de mesures
, En effet pour rappel, les tensions de polarisations nécessaires aux core-chips sont -10 V, -3V et 0V respectivement pour les circuits single-ended et différentiels. Pour réaliser la transformation de tension nous avons utilisé un circuit à base d'optocoupleurs, ceux-ci présentent en sortie la tension à laquelle ils sont polarisés en fonction de la valeur de la tension d'entrée. Ainsi si nous voulons transformer le couple de tensions [0,5] V en [0, -10] V, il suffit de polariser l'optocoupleur à -10V et selon que la tension d'entrée vaut 0 ou 5V il présentera en sortie respectivement 0 ou -10V. Cette solution est l'une des plus simple dans notre cas d'utilisation puisque nous n'allons pas faire de mesures rapides du fait de la vitesse d'acquisition de l'Analyseur de Réseaux Vectoriels (ARV). Le schéma de la Figure 4.1 explique le fonctionnement de ces deux éléments. Le mot de N bits (N étant le nombre de cellule à piloter) est envoyé par un PC sur le port d'entrée série de l'Arduino. Comme nous avons pu voir sur les dessins des masques des core-chips précédemment présentés, les cellules ont généralement deux tensions de polarisation. Ces deux tensions sont complémentaires mais nécessitent chacune une sortie de l'Arduino. Ainsi, bien que le mot d'entrée soit composé de N bits, le nombre de sorties parallèles nécessaires pour la polarisation est supérieur à N et tend vers N*2, même si certaines cellules ne nécessitent qu'une seule tension (0.5dB, 1dB et Cette thèse avait pour double objectif de démontrer la faisabilité de core-chips en GaN et d'identifier les topologies les plus adaptées à ce type de fonctionnalités. Les objectifs ont été atteints même si le travail de recherche s, ceux-ci reçoivent un mot binaire en entrée et répartissent des tensions parallèles pour polariser chaque cellule du circuit. Ce type de module sera utilisé dans les versions finales de core-chips cependant dans notre cas nous avons dû réaliser « manuellement » la polarisation pour pouvoir balayer tous les états possibles proposés par le circuit
, Méthodologie nécessaire d'une part à cause des différences entre les éléments GaN et SiGe qui imposent des spécificités de conception et d'autre part pour exploiter pleinement les performances obtenues lors de la conception des cellules. Le second chapitre présente les performances des cellules single-ended et différentielles obtenues. Nous pouvons déjà y voir plus clair concernant les différences de fonctionnement et de performances inhérentes à ces deux modes. Les performances de ces cellules sont comparées aux objectifs du cahier des charges puis utilisées comme briques de base dans l
, Le troisième chapitre traite du plus gros du travail de recherche effectué durant cette thèse. Nous y présentons le processus d'optimisation de l'ordre des cellules pour les deux modes de fonctionnement
, Ensuite nous évaluons les gains potentiels de performances suite à l'optimisation de certains paramètres S fonctionnels ou d'adaptation d'impédance. Dans l'affirmative nous tentons des retouches aux niveaux des cellules pour tendre vers ces performances idéalisées. Malgré le champ d'action réduit de notre algorithme (seulement 6 cellules simulables simultanément) nous avons tiré des conclusions pertinentes sur certaines combinaisons de cellules à favoriser ou à éviter
, Le dernier chapitre présente les mesures des 5 circuits réalisés (2 single-ended et 3 différentiels)
, Cependant comme il l'est noté dans les perspectives nous avons bon espoir d'améliorer le champ d'action de l'algorithme et de pouvoir ainsi obtenir des circuits en GaN démontrant des performances à la hauteur de nos espérances. De cette façon il serait possible de réaliser la comparaison des deux modes de fonctionnement puisqu'ici, le différentiel se démarque non pas par ses performances mais, Malgré la fabrication de nombreux circuits ( 3 runs durant la thèse), nous pouvons justifier uniquement d'un circuit performant
, Un des axes d'études étant la comparaison des deux modes il serait intéressant de les comparer suivant un cahier des charges identiques (même largeur de bande et même marges d'erreur)
, En effet, l'adapter non pas à une seule cellule mais lui permettre de traiter des groupes de cellules préalablement identifiés comme favorables ou critiques permettrait de repousser les performances du système en s'affranchissant des problèmes liés au temps de calcul. Comme nous avons pu le voir lors de l'optimisation, certains groupes de cellules ressortaient des tirages, que ce soit dans les meilleurs ou les pires cas. Dans ce travail, nous nous sommes arrêtés à cette conclusion sans en exploiter les implications, limitant ainsi l'utilisation de l'algorithme à un outil d'ordonnancement. RÉSUMÉ induisant les meilleurs niveaux de performances. Cette méthodologie a été appliquée à la conception de core-chips single-ended et différentiels centrés sur la bande 30 -40 GHz, Les perspectives de ce travail sont nombreuses
, Liste des publications Conférence internationale
, GaN MMIC Differential Multi-function Chip for Ka-Band Applications, Conférence nationale : Puce multifonctions MMIC GaN pour applications en bande Ka, pp.1399-1402, 2019.
URL : https://hal.archives-ouvertes.fr/hal-02315126